加州山景城2019年11月12日 /美通社/ --
重點：
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布與臺積公司(TSMC)達成合作，在其5奈米 FinFET 強化版（N5P）制程技術上開發一系列廣泛的DesignWare®接口IP核、邏輯庫、嵌入式存儲器和一次性可編程非易失性存儲器(NVM)IP核。依托臺積公司5奈米（N5）制程開發的DesignWare IP核解決方案，設計人員能夠在移動和云計算設計方面實現性能、密度和功耗目標。此次合作進一步強化了兩家公司長期合作關系，為設計人員提供降低風險、實現芯片差異化和加快產品上市所需的高質量IP核。
臺積公司設計基礎架構管理部高級總監Suk Lee 表示：“近20年來，臺積公司一直與新思科技緊密合作，在最先進的工藝上提供經驗證的廣泛DesignWare IP核，幫助共同客戶加快推出產品。我們對此次合作成果感到非常滿意，它令設計人員能夠加快其先進的移動和云計算芯片項目的進度，同時獲得臺積公司最新業界領先制程技術所帶來的全面性能和功耗優勢，。”
新思科技解決方案事業部營銷副總裁John Koeter 表示：“作為接口IP核的領先供應商，新思科技持續在最新工藝技術開發高質量IP核方面進行重大投資，讓設計人員能夠獲得性能、功耗和面積優勢，實現芯片差異化。我們與臺積公司合作利用N5P制程開發新思科技DesignWare IP核，幫助設計人員實現其積極的設計目標并加快項目進度。”
上市
基于臺積公司N5P制程上開發的DesignWare接口和基礎IP核定于2019年第四季度推出。
新思科技DesignWare IP簡介
新思科技是面向芯片設計提供高質量硅驗證IP解決方案的領先供應商。新思科技廣泛的DesignWare IP組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP、有線和無線接口IP、安全IP、嵌入式處理器和子系統。為了加速原型設計、軟件開發以及將IP整合進芯片，新思科技IP Accelerated計劃提供IP原型設計套件、IP軟件開發套件和IP子系統。新思科技對IP質量的廣泛投資、全面的技術支持以及強大的IP開發方法使設計人員能夠降低整合風險，并加快上市時間。垂詢新思科技DesignWare IP詳情，請訪問https://www.synopsys.com/zh-cn/designware-ip.html。
新思科技簡介
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）是眾多創新型公司的Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發我們日常所依賴的電子產品和軟件應用。作為全球第15大軟件公司，新思科技長期以來一直是電子設計自動化(EDA)和半導體IP領域的全球領導者，并且在軟件安全和質量解決方案方面也發揮著越來越大的領導作用。無論您是創建高級半導體的芯片(SoC)設計人員，還是編寫需要最高安全性和質量的應用程序的軟件開發人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創新性的、高質量的、安全的產品。有關更多信息，請訪問www.synopsys.com。
前瞻性聲明
本新聞稿包含1934年《證券交易法》第21E款所界定的前瞻性聲明，包括利用臺積公司N5P 制程技術開發的DesignWare接口和基礎IP相關預期發布及相關效益的聲明。這些IP包括USB、DisplayPort、DDR、LPDDR、HBM、PCI Express、以太網、MIPI和HDMI。所有非歷史事實聲明都可能被視作前瞻性聲明。這些聲明涉及已知和未知風險、不確定性及其他因素，可能導致實際結果、時間表或者成果與前瞻性聲明中表述或暗示的內容產生巨大差異。這些風險和不確定性包括產品時間表和開發計劃，或互操作性、性能和功率問題。有關其他可能適用的風險和不確定性，請參見新思科技最近提交的10-Q表季度報告中的“風險因素”部分。新思科技沒有義務公開更新任何前瞻性聲明，也無責任提供真實結果與前瞻性聲明產生顯著差異的原因，即使未來可以獲得新的信息。
編輯聯系人：
Camille Xu
新思科技
電郵：wexu@synopsys.com
Norma Sengstock
新思科技
電郵：norma@synopsys.com
